Senior FPGA Architect – SystemVerilog

Keysight

Barcelona (Barcelona)

📆 21 Nov 25

Salario Mínimo: 24000

Salario Máximo: 24000

Idiomas: Castellano

Categoría: Ingeniería / Técnica

Tipo de Contrato: Otro / No especificado

Jornada Laboral: Completa

Años de experiencia: 7 años

Nivel de Educación: Grado Universitario

Resumen

Líder y arquitecto de FPGA para PathWave Test Sync, diseñando la arquitectura de FPGA y traduciéndo casos de uso en requisitos del producto, manteniendo la integridad arquitectónica del sistema y colaborando con equipos globales.

Detalles

Barcelona (Barcelona) Sueldo anual bruto: 24000€ Jornada laboral: Completa Tipo de contrato: Otro / No especificado Años de experiencia: 7 años Idiomas: Castellano Nivel educativo: Grado Universitario Aptitudes clave: Aptitudes clave: SystemVerilog; Xilinx/Vivado; validación de FPGA; CI y control de versiones; comunicación y colaboración en equipos. Categoría profesional: Ingeniería / Técnica