Activa - Comprobada hace 2h
Tipo de Contrato: Indefinido
Jornada Laboral: Completa
Modalidad: Presencial
€
Salario anual bruto: No especificado
Años de experiencia: 6
Nivel Educativo: Máster
Idiomas: Castellano
Descripción del puesto
- Rol técnico para implementación física de layouts de qubits en SiMOS, abarcando desde concepto hasta tapeout. Utilizar herramientas EDA industriales para garantizar manufacturabilidad y fiabilidad.
- - Diseñar layouts a nivel de chip y bloque para qubits de espín en SiMOS
- - Verificar que los diseños cumplan criterios de DRC/LVS y preparar para tapeout
- - Colaborar con equipos interdisciplinarios y guiar a nuevos miembros del equipo de layout
Requisitos clave
- - 6+ años liderando layouts de chip hasta tapeout en entornos de I+D o tecnología novedosa
- - Dominio de Cadence Virtuoso para layout y verificación a nivel de chip y bloque
- - Experiencia en interpretación de resultados de simulación EM para optimizar fiabilidad e integridad de señales
Más ofertas de Ingeniería / Técnica en Otro / No especificado
Tech Support Lead Engineer
Fever
Desconocido (Otro / No especificado)
Técnico/a de Mantenimiento - Industria Alimentaria
HSN
(Otro / No especificado)
ESPECIALISTA TÉCNICO EN UNIDADES MOVILES BROADCAST
Telefónica
Desconocido (Otro / No especificado)
TIS_Tecnico/a en Instalaciones y Puesta en Marcha
Telefónica
No especificado (Otro / No especificado)
Commissioning Engineer with English and Spanish, Commissioning - Job ID: 3123330 | Amazon.jobs
Amazon
Desconocido (Otro / No especificado)
BECA Data Engineer
BNP Paribas
Madrid (Otro / No especificado)